PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-347665

(43) Date of publication of application: 22.12.1994

(51)Int.CI.

G02B 6/30

(21)Application number: 05-136351

(71)Applicant: NEC CORP

(22) Date of filing:

08.06.1993


(72)Inventor: NISHIMOTO YUTAKA

(54) PRODUCTION OF OPTICAL DEVICE

(57)Abstract:

PURPOSE: To provide a process for production of a low-cost optical device to mount optical parts and electronic devices on a substrate on which a light guide is formed, by eliminating a stepping process, thereby enabling optical high-efficiency coupling of the optical parts and the light guide and enabling mass production on a substrate scale in all production stages including electric wiring of the electronic devices and formation of pads, etc.

CONSTITUTION: A mask pattern 12 and positioning marker 9b for forming a V-groove for optical coupling of the optical parts, such as optical fiber 3 and semiconductor optical element 8, and the light guide 2 formed on the Si substrate 1 and for positional and fixing the optical parts, such as optical fiber 3 and semiconductor element 🕾 8, a positioning marker 9a for setting the optical axis of the light guide 2, an electrode pad 10 and an electric wiring 11 are formed on the Si substrate 1 before the light guide 2 is formed.



LEGAL STATUS

[Date of request for examination]

08.06.1993

[Date of sending the examiner's decision of rejection]

07.05.1996

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2798583

[Date of registration]

03.07.1998

[Number of appeal against examiner's decision of

08-08771

rejection]

[Date of requesting appeal against examiner's decision of 06.06.1996 rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12)公開特許公報 (A) (II)特許出願公開番号

特開平6-347665

(43)公開日 平成6年(1994)12月22日

(51) Int. Cl. 5

識別記号

庁内整理番号

FI

技術表示箇所

G02B 6/30

9317-2K

審査請求 有 請求項の数3 OL (全5頁)

(21)出願番号

特願平5-136351

(22)出願日

平成5年(1993)6月8日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 西本 裕

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】光デバイスの製造方法

(57)【要約】

【目的】 光導波路が形成された基板上に光部品及び電 子デバイスを搭載する光デバイスについて、段差プロセ スを無くすことで、光部品と光導波路との光学的高効率。 結合を可能にさせ、かつ電子デバイスの電気配線、並び にパッドなどの形成も含めて全ての製造工程が基板スケ ールでの量産製造を可能とさせることにより、低コスト な光デバイスの製造方法を与える。

【構成】 光ファイバ3及び半導体光素子8などの光部 品とSi基板1上に形成された光導波路2が光学的に結 合し、光ファイバ3及び半導体素子8などの光部品を位 置決め固定するためのV溝形成用マスクパターン12や 位置合わせマーカ9 b、光導波路2の光軸を設定する位 置合わせマーカ9a、電極パッド10、並びに電気配線 11を、光導波路2を形成する前にSi基板1に形成す る。



10

20

40

【特許請求の範囲】..

【闘求項1】光ファイバ及び半導体光素子などの光部品 と基板上に形成された光導波路とが前記基板上で光学的 に結合し、かつ前記光部品が前記基板上に固定された光 デバイスの製造方法において、

前記光部品を位置決め固定するためのマーカ、前記光導 波路の光軸を設定するためのマーカ、満形成用マスクパ ターン、前記光部品用及び電子デバイス用の電気配線、 並びにパッドを、前記光導波路を形成する前に前記基板 に形成することを特徴とする光デバイスの製造方法。

【請求項2】光ファイバ及び半導体光素子などの光部品 と基板上に形成された光導波路とが前記基板上で光学的 に結合し、かつ前記光部品が前記基板上に固定された光 デバイスの製造方法において、

前記基板上に、前記光部品を位置決め固定するための第 1のマーカ、前記光導波路の光軸を設定するための第2 のマーカ、前記光部品用及び電子デバイス用の電気配 線、並びにパッドを、前記基板に形成する工程と、

前記第2のマーカにコアを位置合わせして前記光導波路 を形成する工程と、

前記光導波路の端面を形成するとともに、前記第1のマ ーカ、第2のマーカ、電気配線、及びパッドを露出させ る工程と、

前記第1のマーカに位置合わせして前記光部品を実装す る工程と、を含むことを特徴とする光デバイスの製造方 法。

【請求項3】光ファイバ及び半導体光素子などの光部品 と基板上に形成された光導波路とが前記基板上で光学的 に結合し、かつ前記光部品が前記基板上に固定された光 デバイスの製造方法において、

前記基板上に前記光部品を位置決め固定するための第1 のマーカ、前記光導波路の光軸を設定するための第2の マーカ、前記光部品用及び電子デバイス用の電気配線、 パッド、並びに光ファイバを実装するための溝形成用マ スクパターンを、前記基板に形成する工程と、

前記第2のマーカにコアを位置合わせして前記光導波路 を形成する工程と、

前記光導波路の端面を形成するとともに、前記第1のマ ーカ、第2のマーカ、電気配線、パッド、及び溝形成用 マスクパターンを露出させる工程と、

前記溝形成用マスクパターンを用いたエッチングによ り、光ファイバ実装用溝を形成する工程と、

前記第1のマーカに位置合わせして前記光部品を実装す るとともに、前記溝に光ファイバを実装する工程と、を 含むことを特徴とする光デバイスの製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は光ファイバ及び半導体光 素子などの光部品と光導波路が同一基板上に搭載された 光デバイスの製造方法に関する。

[0002]

【従来の技術】光通信システムの大容量化が進むと同時 に、多機能の高度なシステムが求められている一方で、 光ファイバネットワークの小型化、低コスト化、高集積 化、高機能化の要求が強い。その中で光送信器、光受信 器等の光デバイスの小型化、高集積化、低コスト化は必 須である。現在実用に供されている各種の光デバイスは 半導体光源、半導体光検出器、分波器などの光部品と光 ファイバの接続に関して、レンズなどを介して空間的に 光学接続する構造が用いられている。このレンズなどを 用いて空間的に光学接続する構造は、マイクロオプティ ックスと呼ばれている。マイクロオプティックス構造で は、レンズの形状、半導体光源及び半導体光検出器のパ ッケージの形状等に制限されて小型化することは困難で ある。また、空間を伝搬する光を効率よく光ファイバや 光検出器に結合させるためには、精度の良い光軸調整が 要求され、その作業に多大な工数が必要とされるためコ ストが下がらないのが現状である。したがって、マイク ロオプティックス構造は、同一機能または異種機能の高 集積化には全く不適であるのは言うまでもない。

【0003】最近、双方向の通信システムの必要が高ま り、また家庭にまでこのシステムを導入することが望ま れている。このとき双方向通信を可能にさせる光デバイ スとして光の送信器と受信器が必要となるが、これを個 別に構成していたのでは光送受信装置が大型化し、シス テム普及の妨げになる。従って、2つの機能を一体化し た光デバイス(光送受信器)が望まれるが、マイクロオ プティックス構造では前述した理由から困難である。こ のような背景から小型化、高集積化、低コスト化を目指 30 す構造として光導波路を用いたものがヘンリーらの文献 アイトリプルイーライトウエイブテクノロジィ 153 0~1539頁(1989年) 等によれば検討されてい る。

【0004】図6に従来の構造の光デバイスの平面図を 示す。図6の光デバイスでは、基板1上に合分岐機能光 デバイス7を含む光導波路2が形成され、この光導波路 2と光ファイバ3、半導体光源4及び信号検出用の半導 体光検出器5aがそれぞれ同一の基板1上で直接光学結 合されている。半導体光源4の光出カモニター用の半導 体光検出器 5 b も同一の基板 1 上に集積され、光導波路 2と光学的に接続されているが、この半導体光源4の光 出力モニター用の半導体光検出器5bはなくても、双方 向光通信用送受信器の機能としては何等問題ない。ま た、半導体光検出器5 a, 5 b の受信回路用などの電子 デバイス6が同一の基板1上に集積されているが、この 電子デバイスは同一の基板1上にあってもなくても双方 向光通信用送受信器の機能としては何等問題ない。光導 波路2を用いて光送受信器を構成すれば、小型化はもち ろんのこと、光導波路自体はリソグラフィプロセスを用 50 いて一括に多量生産されるために低コスト化が可能とな

る。

[0005]

【発明が解決しようとする課題】この基板上に搭載され た光ファイバ及び半導体光素子などの光部品と基板上に 形成された光導波路とが基板上で光学的に結合し、かつ 半導体光素子が基板上に固定された光デバイスでは、光 導波路と光部品とを光学的に高効率結合するためには、 光導波路と半導体光素子の光軸を3次元方向で1μm前 後の精度で合わせる必要があるが、そのためには精度の 良い光軸調整が要求され、その作業に多大な工数が必要 10 とされるためコストが下がらないのが現状である。すな わち、基板上に搭載される光ファイバ、半導体レーザ、 半導体光検出器、光スイッチなどのさまざまな光部品と 基板上に形成された光導波路とを基板上で簡易に光学的 に高効率結合させること、すなわち髙精度な位置決めを 可能にする光デバイスの製造方法は得られていない。

【0006】本発明の目的は、光導波路が形成された基 板上に光部品及び電子デバイスを搭載する光デバイスに ついて、段差プロセスを無くすことで、光部品と光導波 路との光学的高効率結合を可能にさせ、かつ電子デバイ 20 スの電気配線、並びにパッドなどの形成も含めて全ての 製造工程において基板スケールでの製造を可能とさせる ことにより、量産が可能で低コストな光デバイスの製造 方法を提供することにある。

[000.7]

【課題を解決するための手段】本発明は、光ファイバ及 び半導体光素子などの光部品と基板上に形成された光導 波路とが前記基板上で光学的に結合し、かつ前記光部品 が前記基板上に固定された光デバイスの製造方法におい て、前記光部品を位置決め固定するためのマーカ、前記 光導波路の光軸を設定するためのマーカ、溝形成用マス クパターン、前記光部品用及び電子デバイス用の電気配 線、並びにパッドを、前記光導波路を形成する前に前記 基板に形成することを特徴とする。

[0008]

【作用】本発明による光デバイスの製造方法を用いれ ば、光導波路と光部品との高効率結合を可能にし、かつ 基板スケールでの製造が行えるため、量産が可能で低コ ストな光デバイスが得られる。すなわち、本発明では光 導波路と光部品との光軸が一致するように、光導波路を 40 形成する前に、光部品を位置決め固定するための所望の パターン、光導波路の光軸を設定する所望のパターン、 並びに光部品用の所望の電気配線を形成するため、段差 ・プロセスが無く、現状のフォトリソグラフィプロセスの パターン位置合わせ精度である 0. 1 μ m程度で光軸を 合わすことができる。従って、全ての製造工程について 基板スケールでの製造が行えることにより、量産が可能 で低コストな光デバイスが得られる。

[0009]

説明する。

【0010】図1~図5は、本発明を用いた光デバイス の製造方法の工程の一例を示す図である。

【0011】まず図1に示すように、Si基板1上に、 Si基板1に形成する光導波路とSi基板に実装する光 ファイバ及び半導体光素子との光軸を一致させるための 位置合わせマーカ9a、半導体光素子の実装位置を決め る位置合わせマーカ9b、光半導体素子を実装する際の 電気的コンタクトをとる電極パッド10、半導体光素子 用の所望の電気配線11、並びに光ファイバを実装する V溝パターンを形成する際のV溝形成用マスクパターン 12などの各種パターンをリソグラフィ法とRIE (リ アクティブイオンエッチング)法、イオンビームエッチ ング法、RIBE(リアクティブイオンビームエッチン グ) 法などのドライエッチング法または化学薬品を用い るウエットエッチング法等のエッチング法を用いること により、所望の位置、形状、寸法、並びに厚さに形成す る(工程A)。

【0012】所望の位置、形状、寸法の形成精度として は、現状のリソグラフィエ程の限界である0.1μm程 度が容易に得られる。また、上述したそれぞれのパター ンには、その必要性能に応じた材料が用いられ、通常は 厚さが数千オングストロームから1μm程度のCr, P t, Au, WSi, W, Ni, Moなどの金属を用い る。従って、各パターンで使用する材料が異なるときに は各パターン形成毎に、材料成膜及びリソグラフィを繰 り返すことにより、工程Aが完了する。なお、各種パタ ーンの材料は、なんら限定されるものではないことは明 らかである。

【0013】また、電気配線11を形成するときには、 あらかじめSi基板1表面に熱酸化法やCVD法、スパ ッタ法などにより絶縁膜層14を形成しておく場合もあ

【0014】次に図2に示すように、位置合わせマーカ 9 a, 9 b、電極パッド10、電気配線11、並びにV 溝形成用マスクパターン12が形成されたSi基板1上 に、CVD法などによる石英膜17の成膜法、及びリソ グラフィ法とRIE (リアクティブイオンエッチング) 法、イオンピームエッチング法、RIBE(リアクティ ブイオンビームエッチング) 法などのドライエッチング 法または化学薬品を用いるウエットエッチング法等のエ ッチング法を用いることにより、石英系材料からなり、 クラッドーコアークラッドの構造を有し、その厚さとし て少なくとも25μm程度は必要とする光導波路2を形 成する(工程B)。

【0015】このとき、光導波路2のコア16をパター ン化する際には、工程Aで形成した光ファイバ及び半導 体光素子との光軸を一致させるための位置合わせマーカ 9 a とパターン合わせをした上で行う。この精度として 【実施例】次に本発明の実施例について図面を参照して 50 は現状のリソグラフィエ程の限界である 0 1 μ m程度

10

2.0

20

5

が容易に得られる。

【0016】次に図3に示すように、半導体光素子及び光ファイバと光導波路を光学的に接続するために、リソグラフィ法とRIE法、イオンピームエッチング法、RIBE法などのドライエッチング法または化学薬品を用いるウエットエッチング法等のエッチング法を用いることにより、光導波路2の端面18を形成するとともに、この工程で最初の工程AであらかじめSi基板1に形成しておいた位置合わせマーカ9a、9b、電極パッド10、電気配線11、並びにV溝形成用マスクパターン12などを表面に露出させる(工程C)。

【0017】次に図4に示すように、KOHやヒドラジ ンなどの化学薬品を用いたSi基板1の異方性ウエット エッチングによりファイバ実装用V溝15を形成する (工程D)。エッチング用の化学薬品としてKOHを用 いた場合には、V溝形成用のマスクパターン12の材料 としてはWSi, W, Cr, Au, SiO, , Alなど がKOHに対する耐性が強く有効である。特にWSi, W, Cr, Au, Alは、位置合わせマーカ9a, 9 b、電極パッド10や高速信号領域までを扱える電気配 線11にも兼用できる。従って、工程Aは材料を適切に 選択することにより同一材料で済ますことができ、1回 の材料の成膜とリソグラフィで工程を終了することがで きる。また、WSi, W, Cr, Auなどは850℃程 度の熱処理にも耐えられるため汎用性が高い。なお、各 種パターンの材料はなんら限定されるものではないこと は明らかである。

【0018】最後に図5に示すように、半導体光素子8の実装位置を決めるため光導波路2の光軸と高精度に位置合わせされたマーカ9bまたは電極パッド10を用いて光半導体素子8を実装する。光ファイバ3もV滞15に実装し、光デバイスが完成する(工程E)。半導体光素子8を実装する方法は、パターン認識技術とチップ実装技術の両方を用いて、位置合わせマーカ9bを目印に高精度に実装する方法や、電極パッド10にAuSn、PbSn、InPなどの材料からなるハンダバンプを形成し、ハンダバンプによるセルフアライメント効果を用いて半導体光素子8を高精度に実装する方法などを用いる。

【0019】なお、高精度な位置、形状、寸法を必要とせず、光導波路2の直下に形成しない電気配線11などのパターンについては、工程Dと工程Eの間に形成しても良い。また、光導波路上に形成する電気配線や電極パッドなどのパターンについては、工程Cと工程Dの間に形成することもできる。

【0020】以上説明してきたように、本発明の光デバイスの製造方法では、光導波路 2 の端面を形成した後に存在する少なくとも 25μ mの段差や、深さとして数十 μ mを必要とする V 溝 15 の段差を形成した後にはリソグラフィエ程は無く、最初の工程 A で位置合わせマーカ 50

[0021]

【発明の効果】本発明による光導波路、各種光部品を同一基板上に集積した光デバイスの製造方法を用いれば、 段差プロセスが無く基板上に搭載された光部品と基板上 に形成された光導波路を光学的に高効率結合が行えるこ とを可能にし、かつ電子デバイスの電気配線、並びにパッドなどの形成も含めて全ての製造工程が基板スケール での量産製造が行え、加えて高密度で設計の自由度の高い光デバイスを実現できるため、低コストな光デバイス が得られる。

【図面の簡単な説明】

【図1】光デバイスの製造方法を示す工程図である。

【図2】光デバイスの製造方法を示す工程図である。

【図3】光デバイスの製造方法を示す工程図である。

【図4】光デバイスの製造方法を示す工程図である。

【図5】光デバイスの製造方法を示す工程図である。 【図6】光デバイスの平面図である。

【符号の説明】

1 基板

40

- 2 光導波路
- 3 光ファイバ
- 4 半導体光源
- 5 a, 5 b 半導体光検出器
- 6 電子デバイス
- 7 合分岐機能光デバイス
 - 8 光半導体素子
 - 9 a, 9 b 位置合わせマーカ
 - 10 電極パッド
 - 11 電気配線
 - 12 V溝形成用マスクパターン
 - 14 絶縁膜層
 - 15 ファイバ実装用 V 溝
- 16 コア
- 17 石英膜
-) 18 端面

